您至少选一个职位
职位描述
Job Responsibilities Assist FPGA/CPLD programing with Verilog/VHDL Assist FPGA/CPLD simulation/verification/debug Assist hardware validation Qualifications: Bachelor degree or above in Computer Science or similar. Hands on experience of FPGA/CPLD Good presentation and communication skills in English (oral and written) Preferred Project experience on Zynq/Artix is a plus Project experience on PCIe/DDR4/ Giga Ethernet is a plus
工作地点
上海 蔡伦路1800号 收起地图@2008-2023 大街网 京ICP备09028813号-1 人才服务许可证:1101052019005号 电子营业执照 京公网安备 11010802034037号 京ICP证090373号
北京大杰致远信息技术有限公司 公司地址:北京市海淀区成府路28号优盛大厦D座18层1801 联系邮箱:service@dajie.com 联系电话:4006371088(工作时间)